To: 00215712738300

Page: 23/56

Date: 2005/8/2 下午 01:56:43

Searching PAJ

第1頁,共1頁

Cite No. 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-189459

(43)Date of publication of application: 10.07.2001

(51)Int.CI.

HO1L 29/786 GO2F 1/1365 H01L 21/20 H01L 21/322 HO1L 21/336

(21)Application number: 11-372214

(71)Applicant: SEMICONDUCTOR ENERGY LAB CO LTD

(22)Date of filing:

28.12.1999

(72)Inventor: ONUMA HIDETO

(54) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR

(57) Abstract:

PROBLEM TO BE SOLVED: To remove or reduce impurity elements in the vicinity of the junction of a thin-film transistor.

SOLUTION: The impurity element, such as a 3d transition metal, can be moved into a region far from the junction regions of a channel-forming region and a drain region by doping the element represented by P (phosphorus) in a region, in which source/drain are formed, and forming a gradient to the concentration distribution. That is, the impurity element in the vicinity of the junction regions can be gettered effectively, by lowering the concentration of the element represented by P in sections close to the junction regions and enhancing the concentration of the element represented by P in sections separated from the junction regions.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

From: 8064986673 To: 00215712738300

Page: 24/56

Date: 2005/8/2 下午 01:56:43

第1頁,共1頁

(19) 日本图特許庁 (JP)

(12) 公開特許公報(A)

(川)特許加爾公班登号 特開2001 — 189459 (P2001 — 189459A)

(43)公顷日 平成13年7月10日(2001.7.10)

(51) Int.CL?		識別記号		Fï			5	~73~1*(参考)
HOIL	29/786			HOIL	21/20			2H092
G02F	1/1366				21/322		R	5F052
HOIL	21/20				29/78		616V	5F110
	21/322			G02F	1/136		500	
	21/336			HOIL	29/78		616A	
			象链变谱	未留求節	大項の数16	OL	(全 24 頁)	段終更に続く

(21) 出線番号

韓國平11-372214

(22)出題日

平成11年12月28日(1999.12.28)

(71)出廢人 000153878

株式会社中導体工ネルギー研究所 神奈川泉厚木市長谷398発地

(72) 発明者 大沼 英人

神奈川県厚木市長谷308番地 株式全社や

導体エネルギー研究所内

最終頁に続く

(54) 【発明の名称】 半導体装層およびその作動方法

(57)【要約】

【課題】薄膜トランジスタの接合近傍の不純物元素を除 去もしくは低減することを課題とする。

【解決手段】上記問題点を解決するために、ソース/ドレインが形成される領域に、P(リン)に代表される元素をドーブし、その機度分布に勾配をつけることで、3 d 運移金属などの不純物元素を、チャネル形成領域とドレイン領域との接台領域から違い領域に移動させることができる。即ち、接台領域に近い部分でPC代表される元素の機度を低くし、接合領域から触れた部分でPC代表される元素の機度を高くすることで、接合領域近傍の不純物元素を効果的にゲッタリングできる。

From: 8064986673 To: 00215712738300

Page: 25/56 Date: 2005/8/2 下午 01:56:43

第1頁,共1頁

(2)

特闘2001-189459

2

【特許請求の範囲】

【請求項1】チャネル形成領域と、前記チャネル形成領域の外側に形成された、第1の不純物領域と、前記第1の不純物領域との不純物領域とを有し、前記第1の不純物領域は一導電型の不純物行業を前記第1の議僚で含み、前記第2の法僚で含み、前記第2の法僚で含み、前記第2の法僚で含み、前記第2の法僚で含み、前記第2の法僚は前記第1の法僚よりも高いことを特徴とする半準体装置。

1

【語求項2】チャネル形成領域と、前記チャネル形成領域の外側に形成された第1の不純物領域と、前記第1の不純物領域とを有し、前記第1の不純物領域は一等電型の不純物元素を前記第1の濃度で含み、前記第2の不純物領域は、前記一等電型の不純物元素を前記第1の濃度で含み、かつ、前記一導電型とは反対の準電型の不純物元素を前記第2の濃度で含み、前記第1の濃度は前記第2の濃度よりも高いことを特徴とする半導体鉄環。

【請求項3】前記チャネル形成領域と前記第1の不絶物 領域との間にLDQ領域が形成された、請求項1万至2のいずれか一に記載の半導体装置。

【韻求項4】前記チャネル形成領域と前配第1の不絶物 領域との間にオフセット領域が形成された、請求項1万 至2のいずれか―に記載の半準体装置。

【請求項5】チャネル形成領域と、前記チャネル形成領域の外側に形成された第3の不純物領域を有し、前記第3の不純物領域は一導管型の不純物元素を含み、前記不純物元素の機度は、前記チャネル形成領域から遠ざかるにつれて、第3の機度から第4の機度まで連続的に増加することを特徴とする半導体装置。

【離求項6】前配チャネル形成領域と前記第3の不純物領域との間にLDD領域が形成された。請求項3に記載の半導体装置。

【請求項7】前記チャネル形成領域と前記第3の不純物領域との間にオフセット領域が形成された、請求項3に記載の半導体装置。

【語末項8】前記第1の機度が、1×10° atoms/cm²~5×10° atoms/cm²であり、前記第2の機度は、前記第1の機度の1.2倍から100倍であることを特徴とする語求項1.3、4のいずれか一に記載の半導体鉄置。

【請求項9】前配第2の濃度が、1×10° accus/cm²~1×1 g accus/cm²であることを特徴とする請求項2乃至4のいずれかーに記載の半導体装置。

【語求項10】前記第3の歳度が、1×10¹ *atoms/cm² ~5×10¹ *atoms/cm² であり、前記第3の不純物領域における、

1万至7のいずれか一に記載の半導体装置。

【請求項12】前記チャネル形成領域が結晶化を促進する金属としてNrを用いて形成されていることを特徴とする請求項10に記載の半導体装置。

【請求項13】前記不終物元素としてPを導入することを特徴とする請求項1乃至7のいずれか一に記載の半導体禁煙。

【請求項14】チャネル形成領域の外側に、第1の不納物領域を形成する第1の工程と、同記第1の不純物領域の外側に、第2の不純物領域を形成する第2の工程を再し、前記第1の不純物領域には一導電型の不純物元素を第1の濃度で導入し、前記第2の濃度で導入し、前記第2の濃度は前記第1の濃度よりも高く導入することを有数とする半導体装置の作成方法。

【語求項15】チャネル形成領域の外側に、第1の不納物領域を形成する第1の工程と、前配第1の不納物領域の外側に、第2の不純物領域を形成する第2の工程を有し、前記第1の不純物領域には、一導電型の元素を第1の遺骸で導入し、前記第2の濃度で導入し、かつ、前記一導電型とは反対の準電型の不純物元素を第2の濃度で導入し、前記第1の遺皮は前記第2の濃度よりも高く準入することを特徴とする半導体装置の作製方法。

【請求項16】チャネル形成領域の外側に第3の不純金 領域を形成する第1の工程を有し、前記第3の不純物制 域には、一導電型の不純物元素を導入し、前記第3の制 域に含まれた前記不純物元素は、前記チャネル形成領理 から速ざかる向きに、第3の濃度から第4の濃度まで到 続的に増加し、前記第4の濃度が、前記第3の濃度よりも 高く導入することを特徴とする半導体装置の作製方法。 [発明の詳細な説明]

[0001]

【発明の属する技術分野】本発明は、絶縁表面を有する基板上にアクティブマトリクス型電界効果薄膜トランシスタ(以下、薄膜トランジスタを丁FTという)で機成された回路を有する半導体装置、およびその作製方法に関する。本明細曲のおける半導体装置とは、半導体特別を利用することで機能する装置会般を指す。特に本発明は、同一基板上に画像表示領域と画像表示を行うための駆動回路を設ける、液晶表示装置に代表される電気光学装置およびこの電気光学装置を搭載する電子機器をその範疇に入り上記電気光学装置を搭載する電子機器をその範疇に含んでいる。

From: 8064986673 To: 00215712738300 Page: 26/56 Date: 2005/8/2 下午 01:56:44

第1頁,共1頁

(3)

特闘2001-189459

4

するTFT(以下、アモルファスシリコンTFTと記す)よりも無界効果移動度が高く、高速動作が可能である。そのため、高速動作が必要な画像領域の駆動回路の作製にアモルファスシリコンTFTを用いるのは不適当だったが、結晶質シリコンTFTを用いると、画像表示領域と同一基板上に作製することが可能になった。

【0003】結晶質膜を得るための技術として、特別平 10-303430号公報記載の技術がある。同公報開示の技術は、結晶化を促進させる金属を導入すること で、結晶成長を行い、PC代表される元素をドープした 10 領域に結晶化を促進させる金属を移動させ、ゲッタリングを行うものである。この技術は、非晶質膜の結晶化にあたっては、結晶化を促進させる金属の作用で結晶化温度を引き下げ、また結晶化に要する時間を低減させ、かつ結晶化終了後は、半導体装置の電気特性や信頼性に思影響を及ぼさないように結晶化を促進させる金属を結晶質膜中から除去または悪影響を及ぼさない程度まで低減させるものである。この技術を用いることで低温の加熱処理で結晶化を促進させる金属をゲッタリングさせることができ、半導体装置作製にあたり低温プロセスの特徴 20を生かすことができる。

【0004】更に前記の技術を発展させたものに、トラ ンジスタのソース/ドレイン領域にPに代表される元素 をドープし、ゲッタリングを行う方法がある。この方法 では、ゲッタリングによって結晶化を促進させる金属を 除去または減少させる領域はトランジスタのチャネルが 形成される領域のみでよい為、ゲッタリングに要する熱 処理の時間を短端できる。またソース/ドレイン形成時 にPC代表される元素をドープすることで、ゲッタリン グの為の行程を削減できる。またpチャネル型のトラン ジスタに関してはソース/ドレイン領域に配代表され る元素ドープすることで、ゲッタリングが行われる。こ のとき活性層にドープするPに代表される元素の視度 を、P型を付与する不純物元素の機度以下として、ソー ス/ドレインを形成する。これちは特開平10-242 475号公報や特闘平10-335672号公報に記載 された技術である。

[0005]

【発明が解決しようとする課題】Fに代表される元素を 用いて結晶化を促進させる金属をゲッタリングする場合 40 一號に、結晶化を促進させる金属は、Pに代表される元 素を添加した関域と結晶化を促進させる金属が除去もし くは低減される領域との界面付近に多く帰析していると 考えられる。従ってソース/ドレイン領域にFに代表さ れる元素をドープしてゲッタリングを行う方法において

は、できる限り余計な不純物元素は存在しない方が好き しい。トランジスタの接合近傍の不確物元素を除去もし くは低減することが、本発明が解決しようとする課題で ある。

[0006]

【課題を解決するための手段】上記問題点を解決するために、本願発明者は、ゲッタリングを行う為にPIC代表される元素をドープしたソース/ドレインが形成される領域において、PIC代表される元素の濃度分布に勾配をつけることで、結晶化を促進させる金属を移動させることを考えた。すなわち、ソース/ドレインが形成される領域で、かつ、接台領域に近い部分のPIC代表される元素の濃度に対して、ソース/ドレイン領域で、かつ接台領域から離れた部分のPIC代表される元素の濃度を高くすることで、ソース/ドレイン近傍の結晶化を促進させる金属を、接合領域から離れたPが多く存在している領域へ移動できると考えた。

【0007】しかし、そのためには、Pに代表される元 素をドープしたソース/ドレインが形成される領域にも いて、Fに代表される元素の濃度分布が勾配をもつとき に、結晶化を促進させる金属が移動するか、しないのか を確かめる必要があった。図Zはガラス基板上に成膜し た非晶質珪素膜に結晶化を促進する金属Mを導入し550 ℃、8時間熱処理することで、結晶化を行い、更にゲッ タリング効果のあるPを10Kiの創選電圧でイオン往入 し、ゲッタリングの為の熱処理を600°C12時間行ったサ ンプルのP造度およびMi濃度を示すSIMS分析結果であ る。Pをイオン往入するとRは深さ方向におおよそガウス 開敷で記述される濃度分布をとる。従って、深さ方向に 39 対して、Pの濃度勾配が形成された多結晶佳素膜中のht の移動を調べることができた。またリファレンスのため のゲッタリング処理を行っていないサンブルの、膜中の M波度分布は、ほぼ均一で3×10 atoms/cmであっ

【0008】図2をみると、MiなP農度が高い深さのところに多く存在し、ゲッタリング処理を行っていないサンブルとの比較から、MiがPの多い深さまで移動したことがわかる。Miなゲッタリングの為の熱処理によってPが高濃度の鎖域によりたくさん移動し、多結晶珪素膜中のMブロファイルの形は、Pのブロファイルの形を追錠したものとなっている。すなわちPがドープされているソース/ドレインが形成される領域においても、効果的にMを除去もしくは低減できることがわかった。従ってPに代表される元素の濃度勾配を利用して、ソース/ドレインの接合領域近傍の、結晶化を促進する金属を効果が

(ナーちょうとトランジスタグ終金額掲示器に接風化を周ー に陸来されては小させるとよべ可愛を集る。 PAGE 1444 ' RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] ' SVR:USPTO-EFXRF-5/0 ' DNIS:2738300 ' CSID:8084986673 ' DURATION (mm-ss):47-02 From: 8064986673 To: 00215712738300 Page: 27/56 Date: 2005/8/2 下午 01:56:44

第1頁,共1頁

(4)

特別2001-189459

5

【0009】本願発明の構成を、図1を用いて説明す る。蟇板103は、ガラス基板や石英基板である。基板103 上にはチャネル形成領域107と、前記チャネル形成領域1 67の外側に第1の不純物領域101,111と、更にその外側 に第2の不純物領域102.112が形成されている。前記第 1の不純物領域101,111には一導電型の不純物元素を第 1の遺度で導入し、前記第2の不純物領域102.112には 前記導端型と同型の不純物元素を第2の濃度で導入す る。前記チャネル形成領域は結晶化を促進する金厩Niを 用いて結晶化を行ったものとする。チャネル形成領域の 10 上には、絶縁襞104が形成され、さらに前記絶縁膜104を 介して、前記チャネル形成領域107と対向してゲート電 極105が形成されている。前記第1の不純物領域101,111 と前記第2の不純物領域102,112を合わせた領域が、ソ ース/ドレイン領域の全体、もしくは一部分となる。前 記絶縁膜104はソース/ドレイン領域の上にも形成され ていてもよい。またLDC鎖域やオフセット領域が形成さ れている場合には、前記チャネル形成領域と不純物領域 との間に、LDD領域やオフセット領域を挟むようにし て、前記第1の不純物領域101、111と前記第2の不純物 領域102、112が形成されるものとする。

【りり10】本願発明の構成は前記第1の不純物領域101,111における第1の強度よりも、前記第2の不純物領域102,112における第2の微度の方が大きいことを特徴とする。本願発明は、具体的には前記第1の機度が、1×10°atoms/cm²であり、前記第2の接度は、前記第1の機度の1.2倍から1000倍であることを特徴とする。本願発明の機成は図1に示すようなチャネル形成領域の両側で構成されるものでもよいし、片側のみで構成されるものであってもよい。すなわち、たとえばドレイン領域の接合近傍の不純物をヴァタリングしたいときには、ドレイン側にのみ、前記第1の不純物領域と前記第2の不純物領域を形成してもよい。

【0011】本願発明の別の機成は、前記第1の不純物 領域161,111には一等電型の不純物元素を第1の濃度で 導入し、前記第2の不純物領域には、前記第1の不純物 領域に導入した不純物元素と同型の導電型を与える不純 物元素を、前記第1の濃度で導入し、かつ前記一等高型 と反対の伝導型の不純物元素を第2の濃度で導入するも のである。この構成は、前記第2の濃度よりも、前記第 1の濃度の方が大きいことを特徴とする。前記第2の不 純物領域に導入された反対の伝導型の不純物元素は、ソ ース/ドレイン形成の為ではなく、ゲッタリングの為に 導入されている。本類発明は具体的には、前記第2の濃 度が、1×10 atoms/cm ~1×10 atoms/cm であること 域に導入すれば、Feを接合領域近傍から効果的にゲッタ リングできる。

【0012】本願発明のさらに別の構成を、図3を用い て説明する。墓板303は、ガラス墓板や石英墓板であ る。墓板303上にはチャネル形成領域307と、前記チャネ ル形成領域30300外側に第300不純物領域301,311が形成 されている。本願発明の別の構成は、前記第3の不終地 領域は一導管型の不純物元素を含み、前記第3の不純地 領域に含まれる前記不絶物元素濃度が、前記チャネル側 域から遠ざかるにつれて、第3の議度から第4の過度ま で連続に増加することを特徴とする。前記チャネル形成 領域は結晶化を促進する金属所を用いて結晶化を行った ものとし、チャネル形成領域の上には、絶縁膜304が形 成され、さらに前記絶縁膜304を介して、前記チャネル 形成領域307と対向してゲート電極305が形成されてい る。前記絶縁膜304はソース/ドレイン領域の上にも形 成されていてもよい。またチャネル形成領域と第3のイ 純物領域の間にLCC領域やオフセット領域が形成されて いてもよい。

) 【0013】本願発明の別の權成は、具体的には前記第3の處度が、1×10°atoms/cm~5×10°atoms/cmであり、前記第4の滅度は、前記第3の濃度の1.2倍から100倍であることを特徴とする。本願発明の權成は図3に示すようなチャネル形成領域の両側で構成されるものでもよいし、片側のみで權成されるものであってもよい。すなわち、たとえばドレイン領域の接合近傍の不確物をクッタリングしたいときには、ドレイン側にのみ、前記第3の不絶物領域を形成してもよい。

【0014】前記遠度に関して、厳密な説明をしておく。一般的に不純物の熱鉱散やイオン打ち込みによって不純物を導入した場合、活性層中の不純物濃度は活性層中の深さによって濃度が異なり、不均一な濃度分布をもつ。ここでいう濃度とは活性層中の深さ方向の遺度分布を平均した値とする。

【0015】以上の3つの構成は、結晶化を促進する金属性を用いて、チャネル形成領域の結晶化を行い、接合近傍の、Niを除去または減少させる方法を説明したものであるが、この方法は、結晶化を促進させる他の金属のケッタリングにおいても適用されるものであるし、また結晶化を促進する金属を使用しない。通常の多結晶膜、非晶質膜、単結晶珪素膜を活性層としたトランジスタにおいても適用されるものである。すなわち36遷移金厚等(FE,Co,Ru,Rh,Pd,Os,Ir,Pt,Cu,Au)を、トランジスターの接合領域近傍から除去もしくは減少することがて

From: 8064986673 To: 00215712738300 Page: 28/56 Date: 2005/8/2 下午 01:56:45

第1頁,共1頁

(5)

特闘2001-189459

導電型を与える不純物元素を導入し、その濃度分布を形 成することで実態できる。この濃度分布は連続的に変化 するものであってもよいし、不連続に変化するものであ ってもよい。以下、この鎧度分布の形成方法についての 説明を行う。

【0018】まずレジストマスクや酸化膜マスク等、も しくはゲートメタルマスクを利用して、ドーピング行程 を複数回行う方法が考えられる。この方法は製造工程が 増えるが、コンタクトホール形成後に、ソース/ドレイ ン領域に前記ー連延型を与える不純物元素をドープすれ 16 は、製造工程を増やすことなく、接合近傍のゲッタリン グが可能となる。

【0019】その他の方法として、段差、もしくは傾斜 をもつ酸化膜マスクをソース/ドレイン上に形成し、前 配一導電型を与える不純物元素をイオン注入する方法が ある。これは深さ方向における、往入イオンの遺骸分布 の違いを利用したものであり、ドープ行程が一度で済 む。この方法は後に実施例で説明を行う。

【0020】[実施の形態1]

【0021】本発明の実施形態を、図4~図8を用いて説 20 明する。ここでは画素マトリクス回路とその周辺に設け られる制御回路のTFTを同時に作製する場合を例に、 本発明を用いて、結晶化を促進する金属Niを接合近傍か ち除去する方法を行程順に説明する。 但し、説明を簡単 にするために、制御国路ではシフトレジスタ国路、バッ ファ回路などの基本回路であるCMOS回路と、サンブ リング回路を形成するnチャネル型TFTとを図示する ことにする。

【0022】図4(A)において、基板201として、低ア ルカリガラス基飯や石英基板を用いることができる。本 30 の全面にしさい値電圧を調御する目的で、1×10¹¹~ 冥範例では低アルカリガラス基板を用いるが、ガラスを 用いる場合、ガラス歪み点よりも10~20℃程度低い 湿度であらかじめ熱処理しておいても良い。その他にも シリコン基板。金属基板またはステンレス基板の表面に 絶縁膜を形成したものを基板としても良い。耐熱性が許 せばプラスチック基板を用いることも可能である。基板 201の、TFTを形成する表面には、基板201から の不純物拡散を防止するため、酸化シリコン膜、窒化シ リコン膜、または酸化塩化シリコン膜などの下地膜20 2を、例えば、S: H.、NH.、N.Oから作製される 酸化窒化シリコン膜をプラズマCVD法で100mm、 同様にSIH。、NoOから作製される酸化窒化シリコン 膜を200mmの厚さに積層形成する。

【0023】次に、非晶質構造を有する半導体験203 aを、プラズマCVD法やスパッタ法などの公知の方法

などの非晶質構造を有する化合物半導体膜を適用しても 良い。また、下地膜202と非晶質シリコン膜203g は、同じ製膜法で形成することが可能なため、両者を批 続形成しても良い。こうすると下地膜の形成後。一旦た 気雰囲気に晒さないことでその表面の汚染を防ぐことが 可能となり、作説するTFTの特性ばらつきやしきい値 電圧の変動を低減させることができる。(図2(A)) 【0024】そして、公知の結晶化技術を使用して、非 晶質シリコン鰻203aを結晶化し、結晶化シリコンE 203りを形成する。結晶化技術としては、例えばレー ザー結晶化法や熱緒晶化法(閻相成長法)を適用すれば よいが、ここでは、特闘平7-130652号公報で関 示された技術に従って、結晶化を促進する金属かを用し る結晶化法で結晶質シリコン膜203bを形成する。 対 晶化の工程に先立って、非晶質シリコン膜の含有水素質 にもよるが、400~500℃で!時間程度の熱処理を 行い、含有水素量を5 atcan%以下にしてから結晶化させ ることが望ましい。非贔屓シリコン膜を結晶化させると 原子の再配列が起こり厳密化するので、作製される結晶 質シリコン膜の厚さは、結晶化前の、非晶質シリコン腫 の厚さ(本真施例では55 nm)よりも1~15%程度 減少する。 (図2 (B))

【0025】そして、結晶質シリコン膜203bを島状 に分割して、島状半導体層204~207を形成する。 その後、プラズマCVD法またはスパッタ法により50 ~100mmの厚さの酸化シリコン膜によるマスク層2 ○8を形成する。(図4(C))

【0028】その後レジストマスク209を設け、n9 ャネル型TFTを形成する島状半導体層205~207 5×10 ** accoms/cm 程度の濃度で、p型半導体層を形 成する不純物であるBを添加する。Bの添加はイオンドー ブ法で行っても良いし、非晶質珪素膜を製膜するときに 「同時に添加しておくこともできる。 ここでの 欧加は必 ずしも必要でないが、8を添加した半導体器210~2 12はnチャネル型TFTのしきい値電圧を所定の範囲 内に収めるために形成することが好ましい。 (図4 (D)

【0027】駆動回路のnチャネル型TFTのLDD質 40 域を形成するため、n型半導体層を形成する不飾物元素 を島状半導体層210,211に選択的に添加する。そ のため、あらかじめレジストマスク213~216**元 成した。n型不納物元素としては、PやASを用いればよ い。ここではPを添加すべく、フォスフィン (P音,) を 用いたイオンドープ法を適用するものとする。形成され

に上首・20~150ヵm だましては30~80ヵm たぶ線線を管飾917~910の配合性は19~101~5PAGE 16/44 * RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8064986673 * DURATION (mm-ss):47-02

From: 8064986673 To: 00215712738300 Page: 29/56 Date: 2005/8/2 下午 01:56:45

第1頁,共1頁

(5)

特闘2001-189458

領を形成するための半導体層であり、この領域にも同じ 濃度でPを添加する。(図4(E))

【0028】次に、マスク層208をフッ酸などにより 除去して、図4(E)で添加した不純物元素を活性化させ る行程を行う。活性化は、窒素雰囲気中において、50 0~600℃で1~4時間の熱処理や、レーザー活性化 の方法により行うことができる。また、両者を併用して 行ってもよい。 (図5 (A))

【0029】そして、ゲート絶縁膜220をプラズマC VD注またはスパッタ法を用いて10~150mmの厚 10 さでシリコンを含む絶縁膜で形成する。例えば、120 nmの厚さで酸化窒化シリコン膜を形成する。ゲート絶 縁膜には、他のシリコンを含む絶縁膜を単層または積層 樽造として用いても良い。(図5(A))

【0030】次に、ゲート電極を形成するために第1の 導電層を製膜する。この第1の導電層は単層で形成して もよいが、必要に応じて二層あるいは三層といった精層 樽造としても良い。本真施例では、導電性の窒化物金属 膜からなる導電器(A)221と金属膜からなる導電層 (B) 222とを稍層させる。導電圏 (B) 222はタン 20 タル(Ta)、ラタン(Ti)、モリブデン(Mo)、 タングステン (W) から選ばれた元素。または前記元素 を主成分とする合金か、前記元素を組み合わせた合金膜 {代表的にはMo-W台金膜、Mo-Ta台金膜)で形 成すれば良く、 導電層 (A) 221は窒化タンタル (T 8 N) 、 窒化タングステン (WN) 、 窒化チタン (T) N)、窒化モリブデン(MoN)で形成する。また、導 電層(A)221は代替付斜として、タングステンシリ サイド、チタンシリサイド、モリブデンシリサイドを適 用しても良い。 導竜層 (B) は低低抗化を図るために含 有する不純物濃度を低減させると良く、特に酸素濃度に 開しては30ppm以下にすると良い。例えば、タング ステン(W)は酸素濃度を30ppm以下とすることで 20 µQ c m以下の比抵抗値を実現することができる。 【0031】導電層 (A) 221は10~50nm (好 ましくは20~30nm) とし、導電層 (B) 222は 200~400mm(好ましくは250~350mm) とすれば良い。スパッタ法による製験では、スパッタ用 のガスのArに適量のXeやKrを加えておくと、形成 する膜の内部応力を緩和して膜の剝鑑を防止することが 40 できる。 尚、 図示しないが、 導電隠 (A) 221の下に 2~20 ng程度の厚さでPをドープしたシリコン膜を形 成しておくことは有効である。これにより、その上に形 成される導電膜の密君性向上と酸化防止を図ると同時 に、導電層(A)または導電層(B)が微量に含有する

織232を形成する。ゲート電極228~231と容量 配線232は、 導電層 (A) と、導電層 (B) とが一体 として形成されている。との時、駆動回路に形成するケ ート電極229、230は不純物領域217、218¢ 一部と、ゲート発縁膜220を介して重なるように形成 ずる。 (図5(C))

【0033】そして、ゲート電極および容量配線をマス **りとして、ゲート絶縁膜220をエッチングし、少なく** ともゲート電極の下にゲート絶縁膜233~236を発 存するようにして、島状半導体層の一部を露出させる。 (このとき、容量配線の下にも絶縁膜237が形成され る。)これは、後の工程でソース領域またはドレイン誰 域を形成するための不絶物元素を添加する工程におい て. 不純物元素を効率良く添加するために実施するもの であり、この工程を省略して、ゲート絶縁順を島状半線 体層の全面に残存させておいても拠わない。(図5 {p} }

【0034】次いで、制御回路のpチャネル型TFTの ソース領域およびドレイン領域を形成するために、p3 を付与する不純物元素を添加する工程を行う。ことで は、ゲート電観228をマスクとして、自己整合的に不 純物領域を形成する。このとき、n チャネル型TFTカ 形成される領域はレジストマスク238で波覆してお く。そして、ジボラン (B2月。) を用いたイオンドーフ 法で不純的領域239を形成する。この領域の配慮度は 3×10°~3×10°atoms/corとなるようにする。本母 細書中では、ことで形成された不絶物領域239に含ま れるp型を付与する不絶物元素の濃度を (p+) と表 ず。 (図6 (A))

【0035】次に、nチャネル型TFTにおいて、ソー ス領域またはドレイン領域として機能する不純物領域の 形成を行う。ゲート電極およびロチャネル型TFTとな る領域を覆う形でレジストマスク240~242を形成 し、n型を付与する不終物元素を添加して不純物鏈域2 43~247を形成する。これは、フォスフィン (PF 』)を用いたイオンドープ法で行い、この領域のP進度を l×10°~l×10° atoms/cmとする。 本明細書中で は、ここで形成された不純物領域217~218に含まれる fi 型を付与する不純物元素の遺皮を(n.+)と表す。(図・ (B)

【10036】不純物領域243~247には、既に前丁 程で添加されたPまたはBが含まれているが、それに比し で十分に高い遺房で内が添加されるので、前工程で添加 されたPまたはボロンBの影響は考えなくても良い。ま た。不絶物領域243に添加されたP機度は図6(A)で

マルカリ会宮テ妻がゲート265時)90にお物オスのA 派領ほわた前降度の1 / 9 ~) / 2 たのやこれの機管件 PAGE 17/44 " RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] " SVR:USPTO-EFXRF-5/0 " DNIS:2738300 " CSID:8084988673 " DURATION (mm-ss):47-02

30

From: 8064986673 To: 00215712738300 Page: 30/56 Date: 2005/8/2 下午 01:56:45

第1頁,共1頁

(7)

特閥2001-189459

12

8の濃度の方が大きいが、本類発明者によって、チャネル形成領域の結晶化を促進する金属性をグッタリングできることが明らかにされている。

11

【0037】次に、レジストマスクを除去して、画素マトリクス回路のnチャネル型TFTのLDD領域を形成するためにn型を付与する不純物添加の工程を行う。ここで添加するPO減度は $1 \times 10^\circ \sim 5 \times 10^\circ$ atoms/cmであり、図4(E) および図6(A) (B) で添加する不純物元素の遺度よりも低濃度で添加することで、不純物領域249.250が形成される。本明細書中では、ここで形成された不純物領域に含まれるn型を付与する不純物元素の遺度を $\{n--\}$ と表す。(図6(C))

【0038】そして、第1の層間絶縁験の一部となる保 額絶縁膜251を形成する。保護絶縁膜251は窒化シ リコン膜、酸化シリコン膜、窒化酸化シリコン膜または それらを組み合わせた積層膜で形成すれば良い。また、 膜厚は100~400nmとすれば良い。

【0039】さらに保護絶縁膜251の上に500~1500nmの厚さの層間絶縁膜252を形成する。前記保護絶縁膜251と層間絶縁膜252とでなる積層膜を第1の層間絶縁膜とする。その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールを形成する。(図7)

【0040】次に、コンタクトホール形成によって第1の層間絶縁膜が除去された、ソース領域またはドレイン領域にPを添加する。Pの添加はフォスフィン(PHa)を用いたイオンドープ法で行い、この領域のP機度を4×10°~1×10° atoms/cm'とする。Pのイオンドープは結晶化を促進する金属Mを一接台近傍から削減もしくは低減させるために行う。ゲッタリングを効率よく行う為 36には、コンタクトホールの位置は接合部に近いほどよく、コンタクトホールの面積も大きい方がよい。(図7)

【0041】その後、それぞれの濃度で添加されたn型またはp型を付与する不確物元素を活性化するために450℃~600℃の温度で熱処理工程を行う。との熱処理によって、チャネル形成領域の結晶化を促進する金層的はソースまたはドレイン領域に移動し、更にP機度の高い。コンタクトホールを通してPドーブを行った領域に移動する。また接合領域のNiもコンタクトホールを通りてPドーブを行った領域に移動し、接合領域近傍のNiを削減もしくは低減するととができる。この工程はファーネスアニール法、レーザーアニール法、またはラビッドサーマルアニール法(RTA法)で行うことができる。

ラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。

【0043】活性化工程を終えたち、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトオールに、ソース配線253~256と、ドレイン配線257~259を形成する。

【0044】次に、パッシベーション膜260として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を50~500nm(代表的には100~300nm)の厚さで形成する。この状態で水素化処理。あるいはブラズマ水素化を行っても良い。(図8(A))【0045】その後、有機樹脂からなる第2の層間絶視膜261を1.0~1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等を使用することができる。そして、第2の顧聞絶縁膜261にドレイン配機259に達するコンタクトホールを形成し、個素電極262を形成する。面素電極262は、透過型溶晶表示装置とする場合には透明導電膜を用いれば良く、短射型の液晶表示装置とする場合には金属膜を用いれば良い。(図8(B))

【りり46】こうして同一基板上に、制御回路と囲業マトリクス回路とを有したアクティブマトリクス基板が発成できる。制御回路にはロチャネル型TFT286、第2のnチャネル型TFT287、囲業マトリクス回路にはnチャネル型TFT288でなる画業TFTが形成できる。

【0047】副御回路のpチャネル型TFT285に は、チャネル形成領域263、ソース領域264、FL イン領域265を有している。第1のnチャネル型TF T288には、チャネル形成領域266、Lo√領域2€ 7、ソース領域268、ドレイン領域269を有してし る。第2のnチャネル型TFT287には、チャネルを 成領域270、LDD領域271、272、ソース領域 273、ドレイン領域274を有している。画索マトリ クス回路のnチャネル型TFT288には、チャネル形 | 成領域275, 276、Loff領域277~280を育 している。 Loff領域はゲート電極に対してオフセット 形成され、オフセット領域の長さは0.02~5、21110であ る。さらに、ゲート電極と同時に形成される容量配線2 32と、ゲート絶縁膜と同じ材料から成る絶縁膜と、5 チャネル型TFT288のドレイン領域283に接続す るn型を付与する不純物元素が添加された半導体層28 4とから保持容量289が形成されている。図8(B) では画案マトリクス回路のfiチャネル型TFT287を

「自自 4 9 】 またに、3~1 自 0 公の水液を全が製田等 だずもだっ 1 海流レーを利 マンドは だっ 1 場合でもら PAGE 18/44 "RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] " SVR:USPTO-EFXRF-5/0 " DNIS:2738300 " CSID:8084986673 " DURATION (mm-ss):47-02 To: 00215712738300

Page: 31/56

第1頁,共1頁

(8)

特闘2001-189459

Date: 2005/8/2 下午 01:56:46

物元素を、不均一な濃度分布に形成する方法についての 説明のみ行う。またLDI等の形成に関しては、実施の形 騰1で、詳しく説明を行ったので、以下の実施例では省 略する。

13

[0049]

【実施例】[実施例1]実施例1では、レジストマスクや 酸化膿マスク等.もしくはゲートメタルマスクを利用し て、ドーピング行程を複数回行う方法について説明を行 う。

【0050】図9(A)において、基板903は、ガラス基板 や石英基板であり、下地膜90%は、珪素(シリコン)を 含む絶縁順からなる。下地膜の上には島状半導体層が形 成されている。この半導体層は、プラズマCCDを用いて 非晶質注素膜を成膜したものを、特開平7-13065 2号公報で開示された技術に従って、結晶化するもので ある。更に農伏半導体層の上には公知の方法によって、 ゲート絶縁膜901,904とゲート電極902,905が形成されて いる。

【005!】次にnチャネル型TFTとなる領域を覆う 形でレジストマスク922を形成し、p型を付与する不純物 29 元素8を終加して不純物領域909.910を形成する。この領 域の5歳度は3×10°~3×10° atoms/cm'となるよう にする。(図9(A))

【0052】次にpチャネル型TFTとなる領域を覆ろ 形でレジストマスク919を形成し、n型を付与する不純物 元素Pを添加して不締物領域912,913を形成する。この領 域のPik度を1×10'°~1×10' 'atoms/cm'とする(図9

【0053】次にゲート電極とソースノドレインが形成 されることとなる領域の一部分に、レジストマスク926、 30 921を形成し、r型を付与する不純物元素Pを添加して不 絶物領域915~918を形成する。この領域のR法度を4×10 *°~1×19 *atoms/cm'とする(図9(C))

【0054】後に熱活性化とゲッタリングを最ねた熱処 理を行うことにより、チャネル形成領域911なよび914に 存在している不純物元素的を、ソース/ドレイン領域に 移動させることができ、更に接合近傍の不純物元素的 を、Pが最も多くドープされた不純物領域915~918に移 動させることができる。

【りり55】この方法ではPが多くドープする不純物額 域915~918を接合近傍まで近づけることができる。また この方法に、更にコンタクトホールを利用したPFープ を行い、適度差を3段階にしたゲッタリングを行っても £41.

【0056】[実施例2]実施例2では、ゲート酸化膜を

【0057】図10(A)において、墓板1003は、ガラス墓 板や石英基板であり、下地漿1008は 珪素 (シリコン) を含む絶縁膜からなる。下地膜の上には島状半導体層が 形成されている。この半導体層は、プラズマCVDを用い て非晶質珪素膜を成膜したものを、特開平7-1306 52号公銀で開示された技術に従って、結晶化するもの である。更に島状半導体層の上には公知の方法によっ て、ゲート組練購1004が全面に形成され、その上に公司 の方法によってエッチングされたゲート電極1002,1905 10 が形成されている。ここでnチャネル型TFTのゲート 電極全体を覆い、かつ島状半導体層の一部を残す形でし ジストマスク1023を形成し、ゲート絶縁膜をエッチング する。 (図10 (A))

【0058】次にnテャネル型TFTとなる鋼域を確う 形でレジストマスク1014を形成し、p型を付与する不純 物元素8を添加して不純物領域1011,1012を形成する。こ の領域の8機度は3×19"~3×19"atoms/omとなる ようにする。 (図10 (B))

【りり59】次にpチャネル型TFTのゲート電極全体 を覆い、かつ島状半導体層の一部を残す形でレジストマ スク1022を形成し、n型を付与する不純物元素Pを添加し て不純物領域1015~1020を形成する。この領域のP線度 を l ×10¹"~ l ×10¹' atoms/om'とする (図10 (C)) 【0060】従って、不維物領域1015. 1015, 1019, 1 20にはPが高濃度でドープされ、1017、1018には低濃度 でドープされることになる。従って熱処理後には、チャ ネル形成領域1013、1021の不純物元素MはPをドーブし た領域に移動し、接合近傍の附も高速度にPをドーブし た不純物顕敬1015、1016、1019、1020に移動する。従っ て接合近傍から効果的にNTを除去もしくは低減すること ができる。ここでの低濃度、高濃度というのは、2つの 鎖域の濃度を比較して表現しているのであって、低濃度 でドープした領域は通常のソース/ドレインにドープす る不純物登と同程度とする。

【0061】との方法に、更にコンタクトホールを利用 したPドープを行い、ゲッタリングを行ってもよい。 【0062】[実施問3]実施例3では、ウエットエッチ ングを用いることで、ゲート絶縁膜に傾斜を形成し、ト ープを行うことで、ドープする不純物量を制御する方法 40 の説明を行う。この方法も実施例2と同様イオンドーフ を用いた不純物在人において深さ方向の濃度プロファイ ルを利用したものである。この例ではドーブするPの途 度分布は連続的に変化することとなる。

【0063】図11(A)において、芸板1103は、ガラス芸 板や石英基板であり、下地膜1108は、硅素(シリコン) 島線主継体師と部分的に結ずとして、ドープセス系統約 たみか絶縁時からかえ 下船時のトドラロ中半準体層が PAGE 1944 * RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8084986673 * DURATION (mm-ss):47-02

From: 8064986673 To: 00215712738300 Page: 32/56 Date: 2005/8/2 下午 01:56:46

第1頁,共1頁

(9)

特開2001-189459

て、ゲート絶縁鎖1104が全面に形成され、その上に公知 の方法によってエッチングされたゲート電極1102、1105 が形成されている。ここでnチャネル型TFTとpチャネ ル型TFTのゲート電極全体を疑い、かつ島状半準体層 の全部または一部を残す形でレジストマスク1111,1112 を形成し、ゲート絶縁膜をウエットエッチングする。 《図11(A)》

15

【0084】次にnチャネル型TFTとなる領域を覆う 形でレジストマスク1115を形成し、p型を付与する不純 物元素8を添加する。この領域の6過度は3 imes19 $^\circ$ \sim 3 imes10 $^\circ$ \sim 4下を配浪231(ゲート電極に接続し、延在して影射 10¹¹ atoms/cmとなるようにする。(図11(8)) 【0065】次にpチャネル型TFTのゲート電極全体 を覆い、かつ島状半導体層の一部を残す形でレジストマ スク1174を形成し、n型を付与する不純物元素Pを添加し て不純物領域1116~1119を形成する。この領域のPは、 ゲート絶縁膜の傾斜による厚さを考慮して、ゲートから 離れるに従いドーブ量が増加するように、イオン注入を 行えばよい。(図11(C))

【0066】従って、不確物顕竣1116~1119はゲート電

極から遠ざかるほどP濃度が高くなっている。従って熱 20 領域が形成されている。また、290はソース配線25 処理後には、チャネル形成領域1122、112307不純物元素 mはPをドープした領域に移動し、接合近傍の附も高速 度にPをドープした不純物領域のよりゲートから遠い部 分に多く移動する。従って接合近傍から効果的にMiを除 去もしくは低減することができる。ここでの低速度、高 濃度というのは、2つの領域の濃度を比較して表現して いるのであって、低濃度でドープした領域は通常のソー ス/ドレインにドープする不純物量と同程度とする。 【0067】[実施例4]本裏例では、アクティブマトリ クス基板から、アクティブマトリクス型液晶裏示装置を 30 作製する工程を説明する。図12に示すように、実施の形 涨!で作製できる図8(B)の状態のアクティブマトリ クス基板に対し、配向膜601を形成する。通常液晶表 示素子の配向膜にはポリイミド樹脂が多く用いられてい る。対向側の対向基板602には、進光膜603、透明 婆羅獎604および配向膜605を形成した。配向順を 形成した後、ラビング処理を施して液晶分子がある一定 のプレチルト角を持って配向するようにする。そして、 画素マトリクス回路と、CMOS回路が形成されたアク ティブマトリクス基板と対向基板とも、公知のセル組み 46 号線20 8 が接続され、電流制御用TFTには電影線1 工程によってシール材やスペーサ (共に図示せず) など を介して貼りあわせる。その後、両基板の間に波晶材料 806を注入し、紂止朔(図示せず)によって完全に封 止する。液晶特科には公知の液晶材料を用いれば良い。 このようにしてアクティブマトリクス型液晶表示鉄置が

た、図14で示す1 に沿った断面構造は、図8(B)に 示す画素マトリクス回路の断面図に対応している。

【り069】アクティブマトリクス基板は、ガラス基框 201上に形成された、画素マトリクス回路701と、 走査信号制御回路702と、画像信号制御回路703で 模成される。画森マトリクス回路にはnチャネル型TF T288が設けられ、周辺に設けられるドライバー回転 はCMOS回路を基本として模成されている。走査信号 制御回路702と、画像信号制御回路703はそれぞと される意味で同じ符号を用いて表す)とソース配線25 6で画家マトリクス回路のnチャネル型TFT288に 接続している。また、FPC731が外部入出力端子7 34に接続される。

【0070】図14は画景マトリクス回路701の一部分 (ほぼ一国家分)を示す上面図である。ゲート配線28 1は、図示されていないゲート絶縁膜を介してその下の 活性層と交差している。図示はしていないが、活性層に は、ソース領域、ドレイン領域、n--領域でなるLoff 6とソース領域281とのコンタクト部、292はFL イン配線259とドレイン領域283とのコンタクト 部、292はドレイン配線259と國素電極262の二 ンタクト部である。保持容量289は、nチャネル型で FT288のドレイン領域から延在する半導体階284 とゲート絶縁膜を介して容量配線232が重なる領域で 形成される。

【0071】なお、本真餡倒のアクティブマトリクス型 液晶表示装置は、以下の、実施例のいずれの機成とも自 由に組み合わせてアクティブマトリクス型液晶表示装置 を作製することができる。

【0072】[実施例5]本発明はアクティブマトリクス 型EL表示装置に適用することが可能である。図15は7 クティブマトリクス型Eし表示装置の回路図である。産 素マトリクス回路 1 1 の周辺にはX方向制御回路 1 2 、 丫方向婀伽回路13が設けられている。 圓素マトリクス 回路 1 1 の各画素は、スイッチ用TFT 1 4、コンデン サ15、臨溱副御用TFT15、有機EL案子17を有し、 スイッチ用TFT14にX方向信号線18g、Y方向信 9aが接続される。

【0073】本発明のアクティブマトリクス型EL表示 装置では、X方向制御回路12、Y方向制御回路13ま たは電流制御用TFT17に用いられるTFTを図8

(B) のpチャネル型TFT285。nチャネル型TF

Page: 33/56

Date: 2005/8/2 下午 01:56:47

第1頁,共1頁

(10)

特闘2001-189459

18

3のいずれの機成を組み合わせても良い。

【りり75】[実施例6]本発明を実施して作製された個素マトリクス回路や制御回路を同一の基板上に一体形成したアクティブマトリクス基板は、さまざまな電気光学装置(アクティブマトリクス型をL表示装置、アクティブマトリクス型 EC表示装置)に用いることができる。即ち、これらの電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。

17

【0076】そのような電子機器としては、ビデオカメ 10 ラ、デジタルカメラ、プロジェクター(リア型またはフロント型)、ヘッドマウントディスプレイ(ゴーダル型 ディスプレイ)、カーナビゲーション、パーソナルコンビュータ、携帯電話または電子書籍など)が上げられる。それらの一例を図16に示す。

【0077】図16(A)は携帯電話であり、本体900 1. 音戸出力部9002、音戸入力部9003、表示部 9004、操作スイッチ9005、アンテナ9006か ら構成されている。本類発明はアクティブマトリクス基 板を備えた衰示部9004に適用することができる。

【0078】図16(B)はビデオカメラであり、本体9101、表示部9102、音声入力部9103、操作スイッチ9104、バッテリー9105、受像部9106から成っている。本類発明はアクティブマトリクス基板を備えた表示部9102に適用することができる。

【0079】図16(C) はモバイルコンピュータであ

り、本体9201、カメラ部9202、受像部920 3、操作スイッチ9204、表示部9205で構成されている。本類発明はアクティブマトリクス基板を備えた表示部9205に適用することができる。

【0080】図16(D)はゴーグル型ディスプレイであり、本体9301、表示部9302、アーム部9303 で構成される。本類発明は表示部9302に適用することができる。また、表示されていないが、その他の信号 制御用回路に使用することもできる。

【0081】図16(E)はリア型プロジェクターであり、本体9401、光源9402、表示装置9403、 備光ビームスブリッタ9404、リフレクター940 5、9406、スクリーン9407で構成される。本発 明は表示装置9403に適用するととができる。

【0082】図16(F)は携帯書籍であり、本体950 1. 表示部9502、9503、記憶媒体9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスク(MD)やDVDに記憶されたデータや、アンテナで受信したデータを表示するものであ も可能である。このように、本類発明の適用範囲はきれめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例1~5のどのような組み合わせから成る機械を用いても実現することができる。

【発明の効果】本願発明を用いることで、トランジスターのチャネル形成領域とソースおよびドレイン領域の単 界近傍における不純物を除去もしくは低減でき、半導体 接置(ここでは具体的に電気光学装置)の動作性能や信 額性を大幅に向上させることができる。

【図面の簡単な説明】

- 【図1】 課題を解決する手段を模式的に示す図。
- 【図2】 SIMS分析結果を示す図。
- 【図3】 課題を解決する手段を模式的に示す図。
- 【図4】 画素マトリクス回路、制御回路の作製工程を 示す断面図。
- 【図5】 画素マトリクス回路、制御回路の作製工程を 示す断面図。
- 【図6】 画素マトリクス回路、制御回路の作製工程を 20 示す断面図。
 - 【図7】 画素マトリクス回路、制御回路の作製工程を示す断面図。
 - 【図8】 國素マトリクス回路、制御風路の作製工程を示す断面図。
 - 【図9】 実施例1のTFT作成行程を示す図。
 - 【図10】 真錐例2のTFT作成行程を示す図。
 - 【図11】 真錐例3のTFT作成行程を示す図。
 - 【図12】 アクティブマトリクス型液晶表示装置の断面 構造図。
- 30 【図13】 アクティブマトリクス型液晶表示接近の斜符図。
 - 【図14】 回素マトリクス回路の上面図。
 - 【図15】 アクティブマトリクス型EL表示基礎の国路 図。

【図16】 半導体装置の一例を示す図。

【符号の説明】

210~212,284,301,311 半導体層

204~207,210,211 島状半導体層

209,213~216,223~227,238,240~242,919~922 レジ 40 ストマスク

1914,1922,1923,1111,1112,1115,1124 レジストマスク 195,395,228~231,992,905,1902,1905,1102,1105 ゲート電極

104,304,220,233~236,901,904,1004,1104 ゲート絶線 膜

From: 8064986673 To: 00215712738300 Page: 34/56 Date: 2005/8/2 下午 01:56:47

第1頁,共1頁

(11)特開2001-189459 19 20 102,112 第2の不純物領域 * 260 パッシベーション膜 301,311 第3の不純物領域 261 第2の層間絶縁膜 203a 非晶質シリコン膜 262 回索電極 2036 結晶化シリコン膜 267 Lov領域 208 マスク層 277~280 Loff領域 603 遊光瞬 221 準電景 (A) 222 導電層 (B) 604 透明導電膜 232 容量配線 606 液晶材料 237 絕錄膜 290,292 コンタクト部 251 保護絶縁膜 10 232 容量配線 . 252 磨陶絶縁膜 *

[図]

第1の不純物領域101 第2の不純物領域101 第2の不純物領域102

103

From: 8064986673 To: 00215712738300


Page: 35/56

Date: 2005/8/2 下午 01:56:47

第1頁,共1頁


(12)

特関2001-189459



SIMS分析による熱処理後のPとHIのデプスプロファイル





PAGE 23/44 * RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8084986673 * DURATION (mm-ss):47-02

To: 00215712738300


Page: 36/56

Date: 2005/8/2 下午 01:56:48


第1頁,共1頁

(13)

特闘2001-189459



【図15】



PAGE 24/44 * RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] * SVR: USPTO-EFXRF-5/0 * DNIS: 2738300 * CSID:8084986673 * DURATION (mm-ss):47-02

To: 00215712738300


Page: 37/56

Date: 2005/8/2 下午 01:56:48

第1頁,共1頁

(14)

特開2001-189459



PAGE 25/44 * RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8064986673 * DURATION (mm-ss):47-02

To: 00215712738300


Page: 38/56

Date: 2005/8/2 下午 01:56:48

第1頁,共1頁

(15)

特闘2001-189459




From: 8064986673 To: 00215712738300 Page: 39/56 Date: 2005/8/2 下午 01:56:49

第1頁,共1頁

(15)

特開2001-189459

[图6]



To: 00215712738300


Page: 40/56

Date: 2005/8/2 下午 01:56:49

第1頁,共1頁

(17)

特別2001-189459



To: 00215712738300


Page: 41/56

Date: 2005/8/2 下午 01:56:50

第1頁,共1頁

(18)

特開2001-189459



From: 8064986673 To: 00215712738300

Page: 42/56


Date: 2005/8/2 下午 01:56:50

第1頁,共1頁

(19)

特開2001-189459

[図10]




From: 8064986673 To: 00215712738300 Page: 43/56 Date: 2005/8/2 下午 01:56:50

第1頁,共1頁

(20)

特関2001-189459

[図11]



To: 00215712738300


Page: 44/56

Date: 2005/8/2 下午 01:56:51

第1頁,共1頁

(21)

特閥2001-189459



PAGE 32/44 * RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8084985673 * DURATION (mm-ss):47-02


From: 8064986673 To: 00215712738300 Date: 2005/8/2 下午 01:56:51 Page: 45/56

第1頁,共1頁

(22)

特開2001-189459

[図13]



『素 マトリクス回路 ・登信号制御回路, 703:剛像信号制御回路 『C 732, 733:ICチップ。 ・部入出力場子

602:対向基板

To: 00215712738300

Page: 46/56


Date: 2005/8/2 下午 01:56:51

第1頁,共1頁

(23)

特開2001-189459

[図16]



From: 8064986673 To: 00215712738300 Page: 47/56 Date: 2005/8/2 下午 01:56:52

第1頁,共1頁

(24) 特開2001-189459

フロントページの締き

(51)Int.Cl.' 識別配号

Fi

テーマコード(容秀)

HO1L 29/78

617A

627G

Fターム(参考) 2H092 GA59 JA25 JA29 JA33 JA35

JA38 JA39 JA42 JA43 JA44

JA46 JA47 JB13 JB23 JB27

J832 J833 J836 J838 J843

JB51 JB57 JB63 JB69 KA04

KAO7 KA12 MA05 MA07 MA14

MA15 MA16 MA18 MA19 MA2G

MA27 MA28 MA32 MA35 MA37

N441 NAZZ NAZ5 PA06 PA13

RA05

5FG52 AA02 AA17 CA00 DA02 DB03

DB07 FA24 HA03 HA06 JA01

5F110 AA30 BB02 BB04 CC02 CD01

0002 0003 0005 0013 0014

CD15 EE01 EE04 EE05 EE06

EE14 EE44 FF02 FF03 FF04

FF12 FF28 FF30 GG02 GG04

GG13 GG25 GG32 GG34 GG43

GG45 HJ01 HJ07 HJ13 HJ23

HNILS NINO3 NINO4 NINO2 NINO3

NN24 NN73 PP03 PP34 PP35

QQ05 QQ24 QQ25 QQ28

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

	☐ BLACK BORDERS	
	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
	☐ FADED TEXT OR DRAWING	
:	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
•	☐ SKEWED/SLANTED IMAGES	
سس	COLOR OR BLACK AND WHITE PHOTOGRAPHS	
	GRAY SCALE DOCUMENTS	
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
	REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
• •		

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.